第一章 概述
1.1 集成電路的發(fā)展歷程
1.1.1 半導(dǎo)體集成電路的出現(xiàn)與發(fā)展
1.1.2 集成電路發(fā)展的特點
1.2 集成電路設(shè)計要求
1.2.1 關(guān)于速度
1.2.2 關(guān)于功耗
1.2.3 關(guān)于價格
1.3 集成電路的分類
1.3.1 按功能分類
1.3.2 按結(jié)構(gòu)形式和材料分類
1.3.3 按有源器件和工藝類型分類
1.3.4 按集成電路的規(guī)模分類
1.3.5 按生產(chǎn)目的和實現(xiàn)方法分類
1.4 集成電路設(shè)計方法
1.4.1 現(xiàn)代集成電路產(chǎn)業(yè)特點——設(shè)計與加工分離
1.4.2 多項目晶圓計劃
1.4.3 集成電路設(shè)計者必備的知識與條件
1.4.4 EDA設(shè)計工具的選擇
思考題與習題

第二章 CMOS集成電路制造工藝基礎(chǔ)及版圖設(shè)計規(guī)則
2.1 集成電路材料
2.1.1 導(dǎo)體在集成電路制造工藝中的功能
2.1.2 絕緣體在集成電路制造工藝中的功能
2.1.3 半導(dǎo)體在集成電路制造工藝中的功能
2.2 基本的半導(dǎo)體制造工藝
2.2.1 單晶硅和多晶硅
2.2.2 氧化工藝
2.2.3 摻雜工藝
2.2.4 掩模（mask）的制版工藝
2.2.5 光刻工藝
2.2.6 金屬化工藝
2.3 CMOS工藝基礎(chǔ)
2.3.1 自對準技術(shù)和標準硅柵工藝
2.3.2 P阱CMOS工藝簡介
2.3.3 雙阱工藝及SOICMOS工藝簡介
2.4 版圖設(shè)計規(guī)則
2.4.1 版圖設(shè)計規(guī)則的作用
2.4.2 版圖設(shè)計規(guī)則的描述
2.5 版圖設(shè)計中的注意事項
2.5.1 匹配設(shè)計
2.5.2 抗干擾設(shè)計
2.6 版圖檢查
2.6.1 設(shè)計規(guī)則檢查
2.6.2 電學規(guī)則檢查
2.6.3 版圖參數(shù)提取
2.6.4 電路圖與版圖一致性對照檢查
思考題與習題

第三章 CMOS集成電路工藝中的元器件
第四章 CMOS數(shù)字集成電路設(shè)計基礎(chǔ)
第五章 CMOS數(shù)字集成電路系統(tǒng)設(shè)計
第六章 模擬集成電路設(shè)計基礎(chǔ)
第七章 硬件描述語言簡介
第八章 數(shù)字集成電路的測試與可測性設(shè)計
第九章 常用集成電路設(shè)計軟件簡介及實驗
參考文獻