第1章  數(shù)制與代碼
1.1 數(shù)制
1.1.1 十進(jìn)制
1.1.2 二進(jìn)制
1.1.3 八進(jìn)制和16進(jìn)制
1.1.4 任意進(jìn)制
1.2 教制之間的相互轉(zhuǎn)換
1.2.1 其他進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1.2.2 十進(jìn)制數(shù)轉(zhuǎn)換為其他進(jìn)制數(shù)
1.2.3 二進(jìn)制數(shù)和八進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.2.4 二進(jìn)制數(shù)和16進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.2.5 八進(jìn)制數(shù)和16進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.3 二進(jìn)制數(shù)的正負(fù)表示法
1.3.1 二進(jìn)制數(shù)的補(bǔ)碼
1.3.2 二進(jìn)制數(shù)的正負(fù)表示法
1.3.3 二進(jìn)制數(shù)的補(bǔ)碼運(yùn)算
1.4 二進(jìn)制代碼
1.4.1 二一十進(jìn)制碼
1.4.2 循環(huán)碼
1.4.3 ASCⅡ碼
習(xí)題
第2章  邏輯代數(shù)基礎(chǔ)
2.1 基本邏輯關(guān)系
2.1.1 基本邏輯運(yùn)算
2.1.2 復(fù)合邏輯運(yùn)算
2.2 邏輯代數(shù)的運(yùn)算法則
2.2.1 邏輯代數(shù)的基本公式
2.2.2 邏輯代數(shù)的常用公式
2.2.3 邏輯代數(shù)的基本定理
2.3 邏輯函數(shù)及其描述方法
2.3.1 邏輯函數(shù)及其描述方法
2.3.2 各種描述方法間的相互轉(zhuǎn)換
2.3.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.3.4 邏輯函數(shù)式形式的變換
2.4 邏輯函數(shù)的化簡(jiǎn)
2.4.1 公式化簡(jiǎn)法
2.4.2 卡諾圖化簡(jiǎn)法
2.4.3 奎恩-麥克拉斯基化簡(jiǎn)法（Q—M法）
2.5 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
2.5 1 約束項(xiàng)、任意項(xiàng)和邏輯函數(shù)式中的無(wú)關(guān)項(xiàng)
2.5.2 無(wú)關(guān)項(xiàng)在化簡(jiǎn)邏輯函數(shù)中的應(yīng)用
2.6 用Multisim 10進(jìn)行邏輯函數(shù)的化簡(jiǎn)與變換
習(xí)題
第3章  集成邏輯門(mén)電路
3.1 基本邏輯門(mén)電路
3.1.1 二極管的開(kāi)關(guān)特性
3.1.2 二極管與門(mén)電路
3.1.3 二極管或門(mén)電路
3.1.4 雙極型三極管的開(kāi)關(guān)特性
3.1.5 三極管非門(mén)電路
3.2 TTL集成邏輯門(mén)電路
3.2.1 TTL非門(mén)電路結(jié)構(gòu)與工作原理
3.2.2 集電極開(kāi)路輸出的TTL與非門(mén)電路
3.2.3 三態(tài)輸出門(mén)電路
3.2.4 其他功能的TTL門(mén)電路
3.2.5 其他類(lèi)型的TTL門(mén)電路
3.2 6 TTL門(mén)閑余輸入端的處理
3.3 CMOS集成邏輯門(mén)電路
3.3.1 MOS管的開(kāi)關(guān)特性
3.3.2 CMOS非門(mén)電路結(jié)構(gòu)和工作原理
3.3.3 其他功能的CMOS門(mén)電路
3.3.4 CMOS集成門(mén)電路閑余輸入端的處理
3.4 TTL門(mén)與CMOS門(mén)的接口
3.4.1 TTL門(mén)驅(qū)動(dòng)CMOS門(mén)
3.4.2 CMOS門(mén)驅(qū)動(dòng)TTL門(mén)
習(xí)題
第4章  組合邏輯電路
4.1 組合邏輯電路的分析和設(shè)計(jì)
4.1.1 組合邏輯電路的分析方法
4.1.2 組合邏輯電路的設(shè)計(jì)方法
4.2 加法囂
4.2.1 半加器
4.2.2 全加器
4.2.3 集成加法器及其應(yīng)用
4.3 編碼器
4.3.1 普通編碼器
4.3.2 優(yōu)先編碼器
4.4 譯碼囂
4.4.1 二進(jìn)制譯碼器
4.4.2 二一十進(jìn)制譯碼器
4.4.3 數(shù)碼顯示譯碼器
4.4.4 譯碼器的應(yīng)用
4.5 數(shù)據(jù)選擇器
4.5.1 四選一數(shù)據(jù)選擇器
4.5.2 集成數(shù)據(jù)選擇器
4.5.3 數(shù)據(jù)選擇器的應(yīng)用
4.6 數(shù)值比較器
4.6.1 1位數(shù)值比較器
4.6.2 集成數(shù)制比較器
4.7 組合邏輯電路的競(jìng)爭(zhēng)一冒險(xiǎn)
4.7.1 競(jìng)爭(zhēng)一冒險(xiǎn)的成因
4.7.2 競(jìng)爭(zhēng)一冒險(xiǎn)的識(shí)別
4.7.3 競(jìng)爭(zhēng)一冒險(xiǎn)的消除
4.8 組合邏輯電路綜合設(shè)計(jì)舉例
習(xí)題
第5章  觸發(fā)器
5.1 基本RS觸發(fā)器
5.1.1 電路結(jié)構(gòu)及工作原理
5.1.2 功能描述
5.2 觸發(fā)器的邏輯功能及其描述方法
5.2.1 SR觸發(fā)器
5.2.2 JK觸發(fā)器
5.2.3 T觸發(fā)器
5.2.4 D觸發(fā)器
5.2.5 T’觸發(fā)器
5.3 觸發(fā)器的觸發(fā)方式及電路結(jié)構(gòu)
5.3.1 電平觸發(fā)的觸發(fā)器
5.3.2 脈沖觸發(fā)的觸發(fā)器
5.3.3 邊沿觸發(fā)的觸發(fā)器
5.4 觸發(fā)器相互轉(zhuǎn)換
5.5 觸發(fā)器的電路結(jié)構(gòu)與邏輯功能、觸發(fā)方式的關(guān)系
5.5.1 電路結(jié)構(gòu)與邏輯功能
5.5.2 電路結(jié)構(gòu)與觸發(fā)方式
5.6 觸發(fā)器的動(dòng)態(tài)特性
5.6.1 基本觸發(fā)器的動(dòng)態(tài)特性
5.6 2 電平觸發(fā)sR觸發(fā)器的動(dòng)態(tài)特性
5.6.3 維持阻塞觸發(fā)器的動(dòng)態(tài)特性
習(xí)題
第6章  時(shí)序邏輯電路
6.1 時(shí)序邏輯電路概述
6.1.1 時(shí)序邏輯電路特點(diǎn)
6 1.2 時(shí)序邏輯電路分類(lèi)
6.1.3 時(shí)序電路邏輯功能表示方法
6.2 時(shí)序邏輯電路的分析
6 2.1 同步時(shí)序邏輯電路分析
6.2.2 異步時(shí)序邏輯電路分析
6.3 同步時(shí)序邏輯電路的設(shè)計(jì)
6.3.1 建立原始狀態(tài)表
6.3.2 狀態(tài)表的化簡(jiǎn)
6.3.3 狀態(tài)分配
6.3 4 求驅(qū)動(dòng)方程和輸出方程
6.4 計(jì)數(shù)器
6.4.1 二進(jìn)制計(jì)數(shù)器
6.4.2 十進(jìn)制計(jì)數(shù)器
6.4.3 中規(guī)模集成計(jì)數(shù)器應(yīng)用
6.5 寄存器
6.5.1 基本寄存器
6.5.2 移位寄存器
6.5.3 移位寄存器型計(jì)數(shù)器
6.6 順序脈沖發(fā)生器
6.7 序列信號(hào)發(fā)生器
習(xí)題
第7章  脈沖的產(chǎn)生與整形
7.1 555定時(shí)器
7.1.1 555定時(shí)器的電路結(jié)構(gòu)
7.1.2 555定時(shí)器的工作原理
7.1.3 555定時(shí)器的功能表
7.2 多諧振蕩器
7.2.1 用555定時(shí)器構(gòu)成的多諧振蕩器
7.2.2 占空比可調(diào)的多諧振蕩器
7.2.3 多諧振蕩器的應(yīng)用
7.3 施密特觸發(fā)器
7 3.1 用555定時(shí)器構(gòu)成的施密特觸發(fā)器
7.3.2 集成施密特觸發(fā)器
7.3.3 施密特觸發(fā)器的應(yīng)用
7.4 單穩(wěn)態(tài)觸發(fā)器
7.4.1 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7.4.2 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
習(xí)題
第8章  數(shù)模和模數(shù)轉(zhuǎn)換器
8.1 D／A轉(zhuǎn)換器
8.1.1 D／A轉(zhuǎn)換器的基本原理
8.1.2 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8.1.3 倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8.1.4 D／A轉(zhuǎn)換器的輸出方式
8.1.5 D／A轉(zhuǎn)換器的主要性能指標(biāo)
8 1.6集成D／A轉(zhuǎn)換器及其應(yīng)用
8.2 AID轉(zhuǎn)換器
8.2.1 A／D轉(zhuǎn)換器基本原理
8.2.2 直接A／D轉(zhuǎn)換器
8.2.3 間接A／D轉(zhuǎn)換器
8.2.4 A／D轉(zhuǎn)換器的主要性能指標(biāo)
8.2.5 集成A／D轉(zhuǎn)換器及其應(yīng)用
習(xí)題
第9章  半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
9.1 只讀存儲(chǔ)器
9.1.1 ROM的結(jié)構(gòu)框圖
9.1.2 掩模只讀存儲(chǔ)器
9.1.3 可編程只讀存儲(chǔ)器
9.1.4 可擦除的可編程只讀存儲(chǔ)器
9.1.5 ROM的應(yīng)用
9.2 隨機(jī)存取存儲(chǔ)器
9.2.1 靜態(tài)隨機(jī)存儲(chǔ)器
9.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器
9.3 存儲(chǔ)器容量的擴(kuò)展
9.3.1 位數(shù)的擴(kuò)展
9.3.2 字?jǐn)?shù)的擴(kuò)展
9.4 可編程邏輯器件
9.4.1 可編程邏輯器件的基本特點(diǎn)
9.4.2 可編程邏輯陣列
9.4.3 可編程陣列邏輯
9.4.4 通用陣列邏輯器件
9.4.5 復(fù)雜可編程邏輯器件
9.4.6 現(xiàn)場(chǎng)可編程門(mén)陣列
9.4.7 PLD的編程及硬件描述語(yǔ)言
參考文獻(xiàn)