中文字幕日韩无码,日本三级国产乱伦,18禁动漫床震无遮挡奶水

　　《普通高等教育“十一五”國家級規(guī)劃教材·電子學基礎系列：數(shù)字邏輯基礎（第3版）》是電子學基礎課程中關于數(shù)字邏輯部分的教材，在內容安排上注重各種邏輯功能的設計思想、實現(xiàn)方法和設計過程，著重培養(yǎng)學生對于數(shù)字邏輯的基本分析與設計能力，具體電路的分析為基本原理和基本分析方法服務。
　　《普通高等教育“十一五”國家級規(guī)劃教材·電子學基礎系列：數(shù)字邏輯基礎（第3版）》除了最基本的邏輯代數(shù)理論外，還詳細討論了組合邏輯和時序邏輯的原理、分析和設計過程。在組合邏輯中除了常用邏輯模塊外，還介紹了各種運算電路。在時序邏輯中不僅對同步時序電路展開了討論，還詳細討論了異步時序電路。最后，《普通高等教育“十一五”國家級規(guī)劃教材·電子學基礎系列：數(shù)字邏輯基礎（第3版）》還介紹了數(shù)字系統(tǒng)的EDA設計過程，力圖使讀者能夠對整個數(shù)字邏輯系統(tǒng)有一個比較全面的了解。
　　《普通高等教育“十一五”國家級規(guī)劃教材·電子學基礎系列：數(shù)字邏輯基礎（第3版）》可以作為高等學校電子科學與技術類專業(yè)學生的教科書，也可以作為相關技術人員的參考書。

　　本教材自2004年出版以來，一直作為復旦大學信息科學與工程學院《數(shù)字邏輯》課程的教材使用，同時也是復旦大學理科平臺課程的教材之一，針對這幾年教學實踐中發(fā)現(xiàn)的一些問題，本次再版時對2007年的第二版教材做了一些改動：
　　第一，當初確定本教材的整體構想是以數(shù)字邏輯為主，對于數(shù)字集成電路的內部結構基本不加涉及，這樣可以在尚未學習模擬電路課程時就開始學習本課程，但是考慮到有些內容，例如延時、冒險、競爭等與電路內部結構具有一定聯(lián)系，書中加入關于晶體管開關作用的一節(jié)，這次再版時，為了更好地闡述數(shù)字集成電路的特性，將它改成了數(shù)字集成電路的電氣特性，而將原來的晶體管開關作用以及門電路的結構等內容作了一些補充與改動后放在附錄中。
　　第二，在《觸發(fā)器》一章中增加了用觸發(fā)器構成延時單元，進而解決數(shù)字信號處理一類問題的設計方法，這部分內容構成了關于同步時序邏輯的設計中有限狀態(tài)機方法的一種補充，使得一些比較簡單的同步時序問題不必沿用有限狀態(tài)機設計這樣一個固定的套路，相應地對原來同步時序設計中的部分內容也作了修改。
　　第三，考慮到現(xiàn)在數(shù)字電路的時鐘速率越來越高，在設計同步時序電路的時候對于時鐘信號的限制越來越重要，因此在教材中增加了一節(jié)關于時鐘信號限制的內容。
　　另外，本次再版時對原書中的一些錯誤做了修正，增加了部分習題。
　　在本書修改過程中，得到了我的同事任至鎬、王勇、尹建君等老師的許多幫助，也得到本書責任編輯梁玲博士的大力支持，在此一并表示衷心感謝。

第1章邏輯代數(shù)基礎
1.1 邏輯代數(shù)概述
1.1.1 邏輯變量和邏輯函數(shù)
1.1.2 基本邏輯運算
1.1.3 常用的復合邏輯運算
1.1.4 邏輯圖
1.2 邏輯代數(shù)的基本定理
1.2.1 基本公式
1.2.2 其他常用邏輯恒等式
1.2.3 基本邏輯定理
1.3 邏輯函數(shù)的標準表達式和卡諾圖
1.3.1 邏輯函數(shù)的兩種標準表達形式
1.3.2 兩種邏輯函數(shù)標準表達式之間的相互關系
1.3.3 將邏輯函數(shù)按照標準形式展開
1.3.4 邏輯函數(shù)的卡諾圖表示
1.4 邏輯函數(shù)的化簡
1.4.1 代數(shù)法化簡
1.4.2 卡諾圖化簡法
1.4.3 利用卡諾圖運算來進行邏輯化簡
1.4.4 不完全確定的邏輯函數(shù)的化簡
1.4.5 使用異或函數(shù)的卡諾圖化簡
1.4.6 多輸出邏輯函數(shù)的化簡
1.4.7 影射變量卡諾圖
1.4.8 邏輯函數(shù)的計算機化簡
本章概要
思考題和習題

第2章組合邏輯電路
2.1 組合邏輯電路分析
2.1.1 組合邏輯電路分析的一般過程
2.1.2 常用的組合邏輯電路模塊分析
2.2 組合邏輯電路設計
2.2.1 組合邏輯電路設計的一般過程
2.2.2 應用組合邏輯電路模塊構成組合電路
2.2.3 數(shù)字運算電路設計
2.3 數(shù)字集成電路的電氣特性
2.3.1 門電路的電壓傳輸特性
2.3.2 數(shù)字集成電路的靜態(tài)特性
2.3.3 數(shù)字集成電路的動態(tài)特性
2.3.4 三態(tài)輸出電路和開路輸出電路
2.4 組合邏輯電路中的競爭-冒險
2.4.1 競爭-冒險現(xiàn)象及其成因
2.4.2 檢查競爭-目險現(xiàn)象的方法
2.4.3 消除競爭-冒險現(xiàn)象的方法
本章概要
思考題和習題

第3章觸發(fā)器及其基本應用電路
3.1 觸發(fā)器的基本邏輯類型及其狀態(tài)的描寫
3.1.1 RS觸發(fā)器
3.1.2 JK觸發(fā)器
3.1.3 D觸發(fā)器
3.1.4 T觸發(fā)器
3.1.5 4種觸發(fā)器的相互轉換
3.2 觸發(fā)器的電路結構與工作原理
3.2.1 D鎖存器
3.2.2 主從觸發(fā)器
3.2.3 邊沿觸發(fā)器
3.2.4 邊沿觸發(fā)器的動態(tài)特性
3.3 觸發(fā)器的基本應用
3.3.1 簡單計數(shù)器
3.3.2 寄存器
本章概要
思考題和習題

第4章同步時序電路
4.1 時序電路的描述
4.1.1 兩種基本模型
4.1.2 狀態(tài)轉換圖和狀態(tài)轉換表
4.1.3 兩種基本模型的相互轉換
4.2 同步時序電路的分析
4.2.1 同步時序電路分析的一般過程
4.2.2 常用同步時序電路分析
4.3 同步時序電路的設計
4.3.1 同步時序電路設計的一般過程
4.3.2 帶有冗余狀態(tài)的同步時序電路設計
4.3.3 用算法狀態(tài)機方法設計同步時序電路
4.3.4 同步時序電路設計中的狀態(tài)分配問題
4.4 時序電路的狀態(tài)化簡
4.4.1 完全描述狀態(tài)表的等價與化簡
4.4.2 不完全描述狀態(tài)表的化簡
4.5 同步時序電路系統(tǒng)中的一些實際問題
4.5.1 電路延時的影響
4.5.2 時鐘信號的驅動問題
本章概要
思考題和習題

第5章異步時序電路
5.1 基本型異步時序電路的分析
5.1.1 基本型異步時序電路的結構及其描述
5.1.2 基本型異步時序電路的一般分析過程
5.2 基本型異步時序電路中的競爭與冒險
5.2.1 臨界競爭與非臨界競爭
5.2.2 臨界競爭的判別
5.2.3 臨界競爭的消除
5.2.4 基本型異步時序電路中的冒險
5.3 基本型異步時序電路設計
5.4 脈沖型異步時序電路的分析與設計
5.4.1 脈沖型異步時序電路的分析
5.4.2 脈沖型異步時序電路的設計
本章概要
思考題和習題

第6章可編程邏輯器件與數(shù)字系統(tǒng)設計初步
6.1 可編程邏輯器件的基本結構
6.1.1 基于乘積項的可編程邏輯器件
6.1.2 基于查找表的可編程邏輯器件
6.1.3 可編程邏輯器件中的“熔絲
6.1.4 可編程邏輯器件的編程過程
6.2 數(shù)字系統(tǒng)設計初步
6.2.1 數(shù)字系統(tǒng)
6.2.2 數(shù)字系統(tǒng)設計的一般過程
6.2.3 用可編程邏輯器件進行數(shù)字系統(tǒng)設計
本章概要
思考題和習題
附錄
附錄1 數(shù)制與代碼
附錄2 《電器圖用圖形符號--二進制邏輯單元》（GB4728.12-85）簡介
附錄3 二極管、晶體管與場效應管的開關特性
附錄4 集成邏輯門電路的內部結構簡介
附錄5 VHDL的對象、運算符和關鍵字
參考文獻

你還可能感興趣

我要評論