目錄
第 1章數(shù)字邏輯基礎(chǔ) 1
1.1 模擬電路與數(shù)字電路 1
1.1.1 模擬電路與數(shù)字電路的區(qū)別 1
1.1.2 數(shù)字信號(hào)的描述方法 2
1.1.3 描述脈沖的參數(shù) 2
1.1.4 數(shù)字電路的發(fā)展歷程 2
1.2 數(shù)制 3
1.2.1 幾種不同的數(shù)制 3
1.2.2 不同數(shù)制之間的轉(zhuǎn)換 5
1.3 二進(jìn)制算術(shù)運(yùn)算 8
1.3.1 無(wú)符號(hào)二進(jìn)制數(shù)的四則運(yùn)算 8
1.3.2 原碼、反碼和補(bǔ)碼 9
1.3.3 補(bǔ)碼的運(yùn)算 9
1.4 常用的編碼 10
1.4.1 自然二進(jìn)制碼 10
1.4.2 二-十進(jìn)制代碼 10
1.4.3 格雷碼 11
1.4.4 美國(guó)信息交換標(biāo)準(zhǔn)代碼 11
1.5 邏輯代數(shù)中的運(yùn)算 12
1.5.1 三種基本運(yùn)算 12
1.5.2 復(fù)合邏輯運(yùn)算 14
1.6 基本公式和常用公式 17
1.6.1 基本公式 17
1.6.2 其他常用公式 18
1.7 基本定理 19
1.7.1 代入定理 19
1.7.2 反演定理 19
1.7.3 對(duì)偶定理 20
1.8 邏輯函數(shù)及其表示方法 20
1.8.1 邏輯函數(shù) 20
1.8.2 邏輯函數(shù)的表示方法 21
1.8.3 不同表示方法的相互轉(zhuǎn)換 22
1.9 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式 24
1.9.1 *小項(xiàng) 24
1.9.2 *大項(xiàng) 25
1.9.3 邏輯函數(shù)的*小項(xiàng)之和 26
1.9.4 邏輯函數(shù)的*大項(xiàng)之積 27
1.10邏輯函數(shù)的化簡(jiǎn) 27
1.10.1 邏輯函數(shù)的多種表達(dá)式 27
1.10.2 邏輯函數(shù)*簡(jiǎn)形式的標(biāo)準(zhǔn) 28
1.10.3 邏輯函數(shù)的形式變換 29
1.10.4 公式化簡(jiǎn)法 29
1.10.5 卡諾圖化簡(jiǎn)法 31
1.11特殊情況的邏輯函數(shù)化簡(jiǎn) 34
1.11.1 含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn) 34
1.11.2 多輸出邏輯函數(shù)的化簡(jiǎn) 36
本章小結(jié) 37
習(xí)題 38
第 2章邏輯門(mén)電路 42
2.1 概述 42
2.2 基本 CMOS門(mén)電路 43
2.2.1 MOS管的基本特性 43
2.2.2 CMOS反相器 48
2.2.3 CMOS與非門(mén) 50
2.2.4 CMOS或非門(mén) 50
2.2.5 帶緩沖級(jí)的 CMOS門(mén)電路 51
2.3 CMOS門(mén)電路的特性參數(shù) 52
2.3.1 CMOS門(mén)電路的靜態(tài)特性 52
2.3.2 CMOS門(mén)電路的動(dòng)態(tài)特性 55
2.4 其他類(lèi)型的 CMOS門(mén)電路 57
2.4.1 漏極開(kāi)路輸出的 CMOS門(mén)電路 57
2.4.2 三態(tài)輸出的 CMOS門(mén)電路 59
2.4.3 CMOS傳輸門(mén) 60
2.5 常用 CMOS門(mén)電路系列 61
2.6 半導(dǎo)體二極管門(mén)電路 63
2.6.1 半導(dǎo)體二極管的開(kāi)關(guān)特性 63
2.6.2 二極管與門(mén)電路 64
2.7 TTL門(mén)電路 64
2.7.1 雙極型三極管反相器 64
2.7.2 標(biāo)準(zhǔn)系列的基本 TTL門(mén)電路 66
2.7.3 標(biāo)準(zhǔn)系列 TTL門(mén)電路的特性及參數(shù) 69
2.7.4 其他類(lèi)型的 TTL門(mén)電路 74
2.7.5 其他系列的 TTL門(mén)電路 76
2.8 邏輯門(mén)電路使用中的具體問(wèn)題 79
2.8.1 門(mén)電路使用中需要注意的問(wèn)題 79
2.8.2 門(mén)電路輸入端處理 80
2.8.3 不同類(lèi)型門(mén)電路之間的接口問(wèn)題 81
本章小結(jié) 82
習(xí)題 83
第 3章組合邏輯電路 86
3.1 概述 86
3.1.1 組合邏輯電路的定義 86
3.1.2 組合邏輯電路的描述方法 86
3.2 組合邏輯電路的分析方法 87
3.3 組合邏輯電路的設(shè)計(jì)方法 88
3.4 若干典型的組合邏輯電路 90
3.4.1 加法器 90
3.4.2 數(shù)值比較器 94
3.4.3 編碼器 96
3.4.4 譯碼器 103
3.4.5 數(shù)據(jù)選擇器 111
3.5 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 115
3.5.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象產(chǎn)生原因及判斷方法 115
3.5.2 消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法 116
本章小結(jié) 118
習(xí)題 118
第 4章觸發(fā)器 121
4.1 概述 121
4.2 鎖存器和觸發(fā)器 121
4.2.1 RS鎖存器 121
4.2.2 電平觸發(fā)的觸發(fā)器 123
4.2.3 脈沖觸發(fā)的觸發(fā)器 126
4.2.4 邊沿觸發(fā)的觸發(fā)器 130
4.3 觸發(fā)器的邏輯功能 131
4.3.1 RS觸發(fā)器 131
4.3.2 D觸發(fā)器 132
4.3.3 JK觸發(fā)器 132
4.3.4 T觸發(fā)器 133
4.3.5 各種功能觸發(fā)器之間的轉(zhuǎn)換 133
4.4 觸發(fā)器的動(dòng)態(tài)特性 135
本章小結(jié) 136
習(xí)題 136
第 5章時(shí)序邏輯電路 141
5.1 概述 141
5.2 時(shí)序邏輯電路的分析方法 142
5.2.1 同步時(shí)序邏輯電路的分析方法 142
5.2.2 異步時(shí)序邏輯電路的分析方法 144
5.3 基本寄存器和移位寄存器 146
5.3.1 基本寄存器 146
5.3.2 移位寄存器 147
5.4 計(jì)數(shù)器 150
5.4.1 計(jì)數(shù)器的分類(lèi) 150
5.4.2 同步計(jì)數(shù)器 150
5.4.3 異步計(jì)數(shù)器 163
5.4.4 任意進(jìn)制計(jì)數(shù)器 165
5.5 常用的時(shí)序邏輯電路 169
5.5.1 移位寄存器型計(jì)數(shù)器 169
5.5.2 序列信號(hào)發(fā)生器 172
5.6 時(shí)序邏輯電路的設(shè)計(jì)方法 173
5.6.1 同步時(shí)序邏輯電路的設(shè)計(jì)方法 173
5.6.2 時(shí)序邏輯電路的自啟動(dòng)設(shè)計(jì) 177
本章小結(jié) 178
習(xí)題 179
第 6章脈沖波形的產(chǎn)生和整形電路 183
6.1 概述 183
6.2 脈沖波形的產(chǎn)生電路 183
6.2.1 TTL門(mén)電路構(gòu)成的對(duì)稱(chēng)式多諧振蕩電路 183
6.2.2 環(huán)形振蕩電路 186
6.2.3 石英晶體多諧振蕩電路 187
6.3 脈沖波形的整形電路 188
6.3.1 施密特觸發(fā)電路 188
6.3.2 單穩(wěn)態(tài)觸發(fā)電路 192
6.4 555定時(shí)器及其應(yīng)用 195
6.4.1 555定時(shí)器的電路結(jié)構(gòu)與功能 195
6.4.2 555定時(shí)器實(shí)現(xiàn)施密特觸發(fā)電路 196
6.4.3 555定時(shí)器實(shí)現(xiàn)單穩(wěn)態(tài)觸發(fā)電路 197
6.4.4 555定時(shí)器實(shí)現(xiàn)的多諧振蕩電路 199
本章小結(jié) 200
習(xí)題 201
第 7章半導(dǎo)體存儲(chǔ)器與可編程邏輯器件 203
7.1 概述 203
7.2 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu) 204
7.3 半導(dǎo)體存儲(chǔ)器的性能指標(biāo) 205
7.4 半導(dǎo)體存儲(chǔ)器的分類(lèi) 206
7.4.1 只讀存儲(chǔ)器 206
7.4.2 隨機(jī)訪問(wèn)存儲(chǔ)器 209
7.5 存儲(chǔ)器擴(kuò)展 211
7.6 可編程邏輯器件 214
7.6.1 可編程只讀存儲(chǔ)器 214
7.6.2 可編程陣列邏輯 215
7.6.3 通用陣列邏輯 216
7.7 高密度可編程邏輯器件 218
7.7.1 復(fù)雜可編程邏輯器件 218
7.7.2 現(xiàn)場(chǎng)可編程門(mén)陣列 220
7.8 FPGA產(chǎn)品簡(jiǎn)介 223
7.8.1 AMD公司的 FPGA產(chǎn)品 223
7.8.2 Intel公司的 FPGA產(chǎn)品 224
7.8.3 Lattice公司的 FPGA產(chǎn)品 225
7.8.4 國(guó)產(chǎn) FPGA產(chǎn)品 225
本章小結(jié) 226
習(xí)題 226
第 8章數(shù)模和模數(shù)轉(zhuǎn)換器 228
8.1 概述 228
8.2 D/A轉(zhuǎn)換器 228
8.2.1 權(quán)電阻網(wǎng)絡(luò) D/A轉(zhuǎn)換器 229
8.2.2 倒 T形電阻網(wǎng)絡(luò) D/A轉(zhuǎn)換器 230
8.2.3 權(quán)電流型 D/A轉(zhuǎn)換器 231
8.2.4 D/A轉(zhuǎn)換器的雙極性輸出方式 233
8.2.5 集成 D/A轉(zhuǎn)換器 235
8.3 D/A轉(zhuǎn)換器的技術(shù)指標(biāo) 236
8.3.1 D/A轉(zhuǎn)換器的分辨率 236
8.3.2 D/A轉(zhuǎn)換器的轉(zhuǎn)換誤差 237
8.3.3 D/A轉(zhuǎn)換器的轉(zhuǎn)換速度 238
8.4 D/A轉(zhuǎn)換器的應(yīng)用 238
8.5 A/D轉(zhuǎn)換器 240
8.5.1 A/D轉(zhuǎn)換器的基本原理 240
8.5.2 常見(jiàn)的 A/D轉(zhuǎn)換器 242
8.5.3 集成 A/D轉(zhuǎn)換器 248
8.5.4 A/D轉(zhuǎn)換器的技術(shù)指標(biāo) 250
本章小結(jié) 250
習(xí)題 251
第 9章硬件描述語(yǔ)言 Verilog HDL 253
9.1 概述 253
9.2 Verilog HDL語(yǔ)言要素 253
9.2.1 標(biāo)識(shí)符與關(guān)鍵字 253
9.2.2 常量及其表示 254
9.2.3 變量 255
9.2.4 運(yùn)算符 256
9.2.5 Verilog HDL程序的基本結(jié)構(gòu) 260
9.2.6 行為描述語(yǔ)句 262
9.3 Verilog HDL描述門(mén)電路 264
9.4 Verilog HDL描述組合邏輯電路 265
9.5 Verilog HDL描述觸發(fā)器 269
9.6 Verilog HDL描述時(shí)序邏輯電路 270
9.6.1 Verilog HDL層次化的設(shè)計(jì)方法 270
9.6.2 有限狀態(tài)機(jī)的設(shè)計(jì) 272
本章小結(jié) 274
習(xí)題 275
參考文獻(xiàn) 276