第一篇 理論知識與習(xí)題解答
第1章 計算機(jī)系統(tǒng)概論
1.1 重點難點指導(dǎo)
1.1.1 計算機(jī)系統(tǒng)簡介
1.1.2 現(xiàn)代計算機(jī)的體系結(jié)構(gòu)
1.1.3 計算機(jī)的層次結(jié)構(gòu)
1.1.4 計算機(jī)的性能指標(biāo)
1.2 典型例題解析
1-3練習(xí)題
1.4 參考答案

第2章 系統(tǒng)總線
2.1 重點難點指導(dǎo)
2.1.1 計算機(jī)系統(tǒng)互連結(jié)構(gòu)
2.1.2 總線的基本概念

第一篇 理論知識與習(xí)題解答
第1章 計算機(jī)系統(tǒng)概論
1.1 重點難點指導(dǎo)
1.1.1 計算機(jī)系統(tǒng)簡介
1.1.2 現(xiàn)代計算機(jī)的體系結(jié)構(gòu)
1.1.3 計算機(jī)的層次結(jié)構(gòu)
1.1.4 計算機(jī)的性能指標(biāo)
1.2 典型例題解析
1-3練習(xí)題
1.4 參考答案

第2章 系統(tǒng)總線
2.1 重點難點指導(dǎo)
2.1.1 計算機(jī)系統(tǒng)互連結(jié)構(gòu)
2.1.2 總線的基本概念
2.1.3 總線連接方式
2.1.4 總線設(shè)計要素
2.2 典型例題解析
2.3 練習(xí)題
2.4 參考答案

第3章 存儲器
3.1 重點難點指導(dǎo)
3.1.1 存儲器概述
3.1.2 蘆導(dǎo)體隨機(jī)存儲器
3.1.3 半導(dǎo)體只讀存儲器
3.1.4 存儲器與CPU連接
3.1.5 高速緩沖存儲器
3.1.6 虛擬存儲器
3.2 典型例題解析
3.3 練習(xí)題
3.4 參考答案

第4章 外圍設(shè)備
4.1 重點難點指導(dǎo)
4.1.1 概述
4.1.2 顯示設(shè)備
4.1.3 磁盤存儲器
4.1.4 其他外部存儲器
4.2 典型例題解析
4.3 練習(xí)題
4.4 參考答案

第5章 輸入，輸出系統(tǒng)
5.1 重點難點指導(dǎo)
5.1.1 輸入／輸出系統(tǒng)概述
5.1.2 程序查詢方式及其接口
5.1.3 程序中斷方式及其接口
5.1.4 DMA方式及其接口
5.1.5 通道方式及其接口
5.2 典型例題解析
5.3 練習(xí)題
5.4 參考答案

第6章 信息的表示
6.1 重點難點指導(dǎo)
6.1.1 概述
6.1.2 定點數(shù)表示方法
6.1.3 浮點數(shù)表示方法
6.1.4 文字信息的表示
6.1.5 其他信息的表示
6.1.6 校驗碼
6.2 典型例題解析
6.3 練習(xí)題
6.4 參考答案

第7章 運算方法和運算器
7.1 重點難點指導(dǎo)
7.1.1 定點加減法運算
7.1.2 定點乘除法運算
7.1.3 邏輯運算
7.1.4 算術(shù)／邏輯單元
7.1.5 定點運算器的組成
7.1.6 浮點算術(shù)運算
7.2 典型例題解析
7.3練習(xí)題
7.4 參考答案

第8章 指令系統(tǒng)
8.1 重點難點指導(dǎo)
8.1.1 指令系統(tǒng)的發(fā)展與性能要求
8.1.2 機(jī)器指令的設(shè)計要素
8.1.3 指令和操作數(shù)的尋址方式
8.1.4 RISC技術(shù)：
8,2典型例題解析
8.3 練習(xí)題
8.4 參考答案

第9章 CPU的結(jié)構(gòu)與功能
9.1 重點難點指導(dǎo)
9.1.1 CPU組織
9.1.2 寄存器組織
9.1.3 控制器組織
9.1.4 時序產(chǎn)生器組織
9.1.5 指令流水
9.1.6 RISC的硬件結(jié)構(gòu)
9.2 典型例題解析
9.3 練習(xí)題
9.4 參考答案

第10章 控制器的功能與設(shè)計
10.1 重點難點指導(dǎo)
10.1.1 微操作
10.1.2 指令周期分析
10.1 -3CPU控制
10.1.4 硬布線控制器
10.1.5 微程序控制器
10.1.6 一臺計算機(jī)設(shè)計的基本步驟
10.2 典型例題解析
10.3 練習(xí)題
10.4 參考答案

第二篇 實驗指導(dǎo)
第11章 實驗教學(xué)設(shè)計
第12章 ,實驗平臺介紹
12.1 概述
12.2 16位實驗CPU設(shè)計實例
12.2.1 指令系統(tǒng)
12.2.2 實驗CPU的整體設(shè)計方案
12.2.3 指令流程表
12.3 實驗CPU的VHDL程序源代碼
12.3.1 通用寄存器組部分
12.3.2 取指部分instru-fetch
12.3.3 指令譯碼部分decoder-unit
12.3.4 執(zhí)行部分exe-unit
12.3.5 存儲器部分memory_unit
12.3.6 程序包exp_cpu_components
12.3.7 頂層設(shè)計實體exp_cpu

第13章 實驗設(shè)計
實驗一 BDC碼加法
實驗二 加法器
實驗三 算術(shù)邏輯運算單元
實驗四 存儲器
實驗五 指令譯碼器
實驗六 微程序控制器
實驗七 簡單模型機(jī)的設(shè)計與實現(xiàn)(綜合性)
附錄A2009年計算機(jī)考研統(tǒng)考大綱——計算機(jī)組成原理
參考文獻(xiàn)